乐高式和乐高_未来芯片如何封装？英特尔说：是“乐高式”的！

IT时报记者王昴

在过去的PC时代，芯片的技术革新很大程度上依赖于晶体管密度的提高和CPU架构的升级，但是在数据驱动的互联网时代到来时，云计算和AI等技术发展对芯片近乎无限的计算能力的需求，如何创新芯片

作为世界上最大的芯片制造商，英特尔公司表示，将采用新的封装技术集成，最终实现“乐高”芯片性能相结合的封装。 英特尔希望通过这一技术，用小型芯片封装芯片，实现单片微系统级芯片的性能。

英特尔是业界首家实现完整三维“乐高”包装的通用解决方案制造商。

“三楼楼”藏着十枚筹码

“这个裸芯片上面有三层，非常小，非常薄，有底层的CPU和上层的存储器。”英特尔公司副总裁兼包装测试技术开发部的总裁Babak Sabi列举了名片大小的包装芯片组“IT时间” 这是一个大包装盒，里面藏着十个芯片。

Babak Sabi强调，英特尔是一家IDM供应商，可以提供英特尔无与伦比的产业化优势，英特尔表示:“在异构整合时代，英特尔的IDM具有绝对优势

在芯片制造过程中，封装是最后的步骤，但这并不阻止该封装成为产品创新的催化剂。 先进的封装技术可以集成各种过程的计算引擎来实现与单片机类似的性能，但是平台的范围远远超过单片机集成的芯片尺寸限制，这些技术大大提高了产品级的性能和效率，减少了面积，同时也减少了系统

英特尔垂直集成体系结构在异构集成时代具有独特的优势，因此可以优化体系结构、流程和包装，以提供最先进的产品。

系统薄，芯片小

众所周知，GPU与内存之间的互连需要低延迟、高性能和足够的速度。 如何实现这个目标？

据英特尔院士兼技术开发部联合主管Ravindranath (Ravi) V. Mahajan介绍，即使是最先进的技术和技术要求，对物理极限的挑战也是必不可少的。 传统上，包括CPU、GPU、电压调节器等的子系统的设计面积大约为4000平方毫米，但是如果单独封装所有模块，则该子系统的设计面积为700平方毫米。

“设计面积大幅减少。 Ravi说，由于模块之间的物理距离缩短，电压调整更加高效，信号传递也更加快速，延迟减少。 “未来的英特尔不仅可以直接将硅芯片放入封装中，还可以将硅芯片放入封装中。 这就是“嵌入式桥”。 英特尔是业界第一家提供此技术解决方案的提供商，它使系统更薄，芯片更小。”

整个行业推动先进的多芯片封装体系结构的发展，更好地满足高带宽、低功耗的需求。 “英特尔拥有关键的基础技术，如EMIB、Foveros、AIB、MDIO和Co-EMIB。 Intel的封装技术可同时扩充上传与下传，让不同的逻辑运算单元可以放在同一个封装中。 这是扩展异构运算元素的关键技术。”Ravi进一步介绍。

更复杂、更灵活的硅工艺

为了寻求最高密度和高带宽互连，英特尔正在开发与3D互连的裸芯片叠加相关的技术。

根据Ravi，英特尔的AIB高级互连技术与竞争对手相比具有明显的技术优势:每平方毫米的Shoreline带宽密度为130，Areal带宽密度为150，同时针对速度为2.0Gbps，物理层能效为0.85 在整个封装中实现晶片之间的互连，技术支持小型芯片IP模块库的模块系统设计，提供更高的能效，并达到AIB技术响应速度和带宽密度的两倍以上。

另外，英特尔可在芯片组封装中包括小硅插入器，在本地实现超高密度布线并使用硅过程的情况下简单地将单位布线的数目加倍，这可以是200、400或者500到600。 相应地，英特尔Foveros技术可以在传统铅笔芯径大小的基础裸芯片面积上搭载更多单片，以非常薄的晶片生产。

EMIB与Foveros相集成后，被称为Co-EMIB (嵌入式多芯片互连桥)技术，将2D和3D芯片融合，使不同芯片成为不同级别的分割级别，装入同一封装，实现高带宽、低功耗，连接了更高的计算性能和能力。

芯片间的“超高速公路”

Adel elsherbini Intel封装研究事业部元件研究部的主任工程师说，封装互连技术有两种主要方式。 一个是将主要的相关功能集成到封装中，另一个是通过SOC方式，连接具有不同功能属性的芯片，放入同一封装中，可以实现接近单芯片的特征性性能和功能。

Adel Elsherbini强调，“高密度垂直互连、全横向互连和全向互连三种互连方式能够提高我们每立方毫米的功能，实现像单镜头一样的性能”。

“无论选择哪种实施路径，都必须满足异构集成和专用带宽要求，异构集成和专用带宽要求有助于实现更高密度的多芯片集成。”Adel Elsherbini指出，英特尔的具体方向有三个。 一种是用于累积裸芯片的高密度垂直互连，大幅度提高带宽，实现高密度裸芯片重叠的第二种是全局横向互连，芯片集成中保证更高带宽的第三种是全向互连，全向互连使得我们至今没有实现

Adel Elsherbini还指出，英特尔新的全向互连技术( ODI )为中小芯片之间的全向互连通信封装提供了灵活性。 芯片可与其他芯片水平地(如EMIB技术)通信，或者可通过硅通孔与基底层中的裸芯片垂直地(如Foveros技术)通信。 “ODI使用大的垂直通孔从封装基板直接向顶模供电，这种通孔远大于常规硅通孔，电阻低，能够提供更稳定的功率传输，同时叠加起来能够获得更高带宽和更低的延迟。 同时，该方法减少了衬底所需的硅孔数量，增加了有源晶体管的面积，优化了裸芯片的尺寸