6p镜头良率_台积电5nm测试芯片良率已达80％：明年上半年大规模量产

在IEEE IEDM大会上，台积电政府揭示了5nm进程的最新进展，提供了大量的确切数据，显得非常高兴。

5nm是台积电的另一个重要工艺节点，分为N5、N5P两个版本，前者比n7nm工艺性能降低15%，功耗降低30%，后者依据前者性能降低7%，功耗降低15%。

台积电5nm采用第五代FinFET晶体管技术，EUV极紫外光刻技术也扩展到10层以上的光刻层，整体晶体管密度提高84 %―7 nm为每平方毫米9627万个晶体管，5nm为每平方毫米1.771亿个晶体管

台积电表示，5nm工艺目前正处于风险试制阶段，测试芯片的成品率平均可达80%，最高可超过90%，但这些芯片比较简单，如果放在复杂的移动和台式机芯片上，成品率还不是很高，但具体的数据尚未公开。

具体而言，台积电5nm工艺测试芯片有2种，一种为256Mb SRAM，单元面积包括25000平方纳米高电流版本、21000平方纳米高密度版本，后者称为最小，总面积为5.376平方毫米。

二是综合了SRAM、CPU/GPU逻辑单元、IO单元，面积占有率分别为30%、60%、10%，总面积估计约为17.92平方毫米。

根据该面积计算，300mm晶片应能生产3252个芯片，产率为80%，正常芯片至少为2602个，缺陷率为1.271平方厘米。

当然，现代高性能芯片面积相当大，如麒麟990 5G达113.31平方毫米。

以1芯片100平方毫米计算，每1.271平方厘米的缺陷意味着成品率为32%，虽然不高，但完全通过风险试制阶段的过程，能够让合作伙伴进行早期测试和评价。

此外，AMD Zen2体系结构的每芯片( 8核心)面积约为10.35×7.37=76.28平方毫米，相应产出率为41%。

台积电还公布了5nm工艺下CPU、GPU芯片的电压、频率对应关系，CPU合格的最低值为0.7V、1.5GHz，最高为1.2V 3.25GHz，GPU最低为0.65V 0.66GHz，最高为1.2V 1.43GHz。 当然，这是初步的结果，之后一定会大幅度提高。

台积电预计5nm工艺将于2020年上半年投入大规模批量生产，相关芯片产品将于2020年下半年推出，苹果A14、华为麒麟1000系列、AMD Zen4体系结构的4代锐龙都是妥当的，但初期生产能力几乎可以为苹果和华为所吃