数字ic设计项目【相关词_数字ic项目】

现在芯片的的设计难点一般在模拟,后端,或者算法,协议实现等,对数字IC工程师的需求和要求都在降低,感觉数字IC设计工程师没什么前途,大家讨论下。 patrick007(2010-12-04 0

中国IC设计产业的真实故事和下一波浪潮

中国IC设计产业的真实故事和下一波浪潮

437x288 - 23KB - JPEG

[上海]通信算法,IC数字电路设计,后端版图设计_

[上海]通信算法,IC数字电路设计,后端版图设计_

500x309 - 54KB - JPEG

数字电路IC设计师_江苏国石半导体有限公司.招

数字电路IC设计师_江苏国石半导体有限公司.招

3444x2212 - 163KB - JPEG

第二章数字IC设计方法学.ppt

第二章数字IC设计方法学.ppt

1152x864 - 18KB - PNG

数字IC设计流程与工具课件.ppt

数字IC设计流程与工具课件.ppt

1152x864 - 1049KB - PNG

基于FPGA&CPLD数字IC设计方法

基于FPGA&CPLD数字IC设计方法

200x200 - 11KB - JPEG

数字IC设计流程.ppt

数字IC设计流程.ppt

1152x864 - 384KB - PNG

数字IC设计--方法,技巧与实践-唐杉,徐强,王莉薇

数字IC设计--方法,技巧与实践-唐杉,徐强,王莉薇

200x200 - 12KB - JPEG

电子系统设计_现代电子系统设计_电子系统设

电子系统设计_现代电子系统设计_电子系统设

300x295 - 26KB - JPEG

数字IC前后端设计中的时序收敛(二)--Setup违反

数字IC前后端设计中的时序收敛(二)--Setup违反

1920x1200 - 182KB - JPEG

数字IC设计验证平台的搭建.ppt

数字IC设计验证平台的搭建.ppt

1152x864 - 859KB - PNG

《基于FPGA&CPLD的数字IC设计方法》, (编

《基于FPGA&CPLD的数字IC设计方法》, (编

402x500 - 39KB - JPEG

从联发科并购立锜效益理解模拟\/数字IC的差异

从联发科并购立锜效益理解模拟\/数字IC的差异

473x360 - 34KB - JPEG

数字IC前后端设计中的时序收敛(四)--Max Cap

数字IC前后端设计中的时序收敛(四)--Max Cap

680x546 - 62KB - JPEG

集成电路版图设计基础数字IC版图精要.ppt

集成电路版图设计基础数字IC版图精要.ppt

1152x864 - 1006KB - PNG

大家都在看

相关专题